Інтегральна мікросхема Texas Instruments DAC121S101CIMM/NOPB, 12-бітний ЦАП, VSSOP8, 10 шт.

Інтегральна мікросхема Texas Instruments DAC121S101CIMM/NOPB — це 12-бітний цифро-аналоговий перетворювач (ЦАП) з одним каналом та інтерфейсом SPI. Призначений для монтажу на поверхню плати (SMD) у корпусі VSSOP8.

• Роздільна здатність 12 біт
• Швидкість перетворення 180 ksps
• Інтерфейс SPI для цифрового керування
• Корпус VSSOP8 для SMD-монтажу
• Діапазон живлення 2,7...5,5 В DC
• Робоча температура -40...105 °C
• Комплект: 10 штук

Точність перетворення сигналу

Мікросхема забезпечує роздільну здатність 12 біт, що дозволяє точно відтворювати аналоговий сигнал з цифрового джерела. Максимальна швидкість перетворення становить 180 ksps. Нелінійність (INL) не перевищує ±8 LSB, а диференціальна нелінійність (DNL) — ±0,25 LSB, що гарантує стабільність вихідного сигналу.

Живлення та робочі умови

Пристрій працює від напруги живлення в діапазоні 2,7...5,5 В DC. Власність rail-to-rail. Мікросхема розрахована на експлуатацію в температурному діапазоні від -40 до 105 °C.

Точність сигналу та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/INL) та лінійність виходу (DNL/IN

У комплекті поставляється 10 штук мікросхем.